(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平6-195987

(43)公開日 平成6年(1994)7月15日

(51)IntCL⁶

鐵別記号

庁内整理番号

FΙ

技術表示箇所

G 1 1 C 16/04

6866-5L

G 1 1 C 17/00

308

審査請求 未請求 請求項の数15(全 18 頁)

(21)出願番号

特類平5-239135

(22)出顧日

平成5年(1993)8月31日

(31)優先権主張番号 特顯平4-255608

(32)優先日

平 4 (1992) 8 月31日

(33)優先権主張国

日本(JP)

(31) 優先権主張番号 特願平4-255609

(32)優先日

平 4 (1992) 8 月31日

(33)優先権主張国

日本 (JP)

(32)優先日

(31)優先権主張番号 特顯平4-255610 平 4 (1992) 8 月31日

(33)優先権主張国

日本(JP)

(71)出願人 000006655

新日本製鐵株式会社

東京都千代田区大手町2丁目6番3号

(72)発明者 澤田 喜久三

神奈川県相模原市淵野辺5丁目10番1号 新日本製鐵株式会社エレクトロニクス研究

所内

(72)発明者 和田 俊男

神奈川県相模原市淵野辺5丁目10番1号 新日本製鐵株式会社エレクトロニクス研究

所内


(74)代理人 弁理士 半田 昌男

(54) 【発明の名称 】 不揮発性半導体記憶装置

(57) 【要約】

【目的】 1つのメモリセルに対して4値以上のデータ を効率良く読み書きすることができる半導体記憶装置を 提供する。

【構成】 複数のメモリセルを備える不揮発性半導体記 憶装置において、前記メモリセル243~274は少な くとも4値のしきい値を持ち、しかも、少なくとも4つ の互いに異なるプログラム電圧値のうち入力データに対 応する1つのプログラム電圧値を用いて前記メモリセル に前記4値のうちの1つのしきい値を記憶させることに よりデータを書き込むプログラム回路120と、前記メ モリセルが記憶するしきい値を対応する入力データに変 換して読み出すセンス回路123とを有する。さらにプ ログラム回路120は、複数の信号線からなるデータバ スに接続され、データバスから選択された少なくとも2 本以上の信号線によって供給される信号の組み合わせに 応じてメモリセルへの書き込みデータを決定する。



【特許請求の範囲】

【鼱求項1】 電気的に書き換えが可能な不揮発性半導 体記憶装置であって、

複数の行譲および列譲と、

これらの行譲および列譲にマトリクス状に接続された復 数のメモリセルと、

これらの複数のメモリセルから所望のメモリセルを選択 する選択手段と、

外部からのデータ信号に応じて少なくとも4種類の異な るしきい値から選択された1つのしきい値に対応するデ 10 ータを選択されたメモリセルに書き込む書き込み制御手 段と、

前記メモリセルから読み出されたデータを前記しきい値 に応じたデータに変換して出力する読み出し制御手段 と、

を具備することを特徴とする不揮発性半導体記憶装置。

【請求項2】 前記書き込み制御手段は、複数の信号線 からなるデータバスに接続され、前記データバスから選 択された少なくとも2本以上の信号線によって供給され る信号の組み合わせに応じてメモリセルへの書き込みデ 20 ータを決定するものである請求項1記載の不揮発性半導 体記憶装置。

【請求項3】 前記書き込み制御手段は、n×m本の信 号線からなるデータバスに接続されn本の信号線毎に異 なるメモリセルへの書き込みデータを受け取り、2n 種 類(ここでn,mは自然数)の異なるしきい値から選択 された1つのしきい値に対応するデータを選択されたそ れぞれのメモリセルに魯き込むものである請求項1記載 の不揮発性半導体記憶装置。

【請求項4】 請求項3に於て、前記nは2である不揮 30 発性半導体記憶装置。

【簡求項5】 簡求項1に記載の前記書き込み制御手段 は、2×m本(ここでmは自然数)の信号線からなるデ ータパスに接続されn本の信号線毎に異なるメモリセル への書き込みデータを受け取り、4種類の異なるしきい 値から選択された1つのしきい値に対応するデータを選 択されたそれぞれのメモリセルに書き込むものである請 求項1記載の不揮発性半導体記憶装置。

【請求項6】 前記魯き込み制御手段は、少なくとも4 種類の異なる電圧値の信号を発生し、外部からのデータ 40 信号に応じてこの少なくとも4種類の異なる電圧値から 選択された1つの電圧を選択されたメモリセルに印加す るものである請求項1記載の不揮発性半導体記憶装置。

【請求項7】 前記書き込み制御手段は、少なくとも4 種類の異なる時間幅の信号を発生し、外部からのデータ 信号に応じてこの少なくとも4種類の異なる時間幅の信 号から選択された1つの時間幅の信号を選択されたメモ リセルに印加するものである請求項 1 記載の不揮発性半 導体記憶装置。

種類の異なるパルス数の信号を発生し、外部からのデー タ信号に応じてこの少なくとも4種類の異なるパルス数 の信号から選択された1つのパルス数の信号を選択され たメモリセルに印加するものである請求項1記載の不揮 発性半導体記憶装置。

【請求項9】 前記メモリセルはフローティングゲート を有するトランジスタを備えるものである請求項1記載 の不揮発性半導体記憶装置。

【請求項10】 前記データはファーラーノードハイム トンネリング電流により前記メモリセルへ記憶されるも のである請求項1記載の不揮発性半導体記憶装置。

【請求項11】 前記メモリセルからデータを読み出す 際に、読みだすメモリセルのしきい値と比較を行なう為 の複数の比較参照用メモリセルを前記センス回路内ある いは前記複数のメモリセルの一部に有するものである請 求項1記載の不揮発性半導体記憶装置。

【請求項12】 電気的書き換えが可能で不揮発性を有 する集積化された不揮発性半導体記憶装置であって、

複数のアドレス入力端子と前記アドレス入力端子からの 信号が入力するバッファ回路と、

複数の制御入力端子と複数の列線及び行線と前記列線及 び行線にマトリクス状に接続されている電気的書き換え が可能で且つ少なくとも4つの異なるしきい値を持つ複 数のメモリセルと、

前記パッファ回路の出力信号に基づき前記列線を選択す る列アコーダと、

前記バッファ回路の出力信号に基づき前記列線を選択す る行デコーダ及びマルチプレクサと、

前記複数の制御入力端子に接続され複数の信号を出力す ることにより動作モードとして少なくとも前記メモリセ ルの記憶データの読みだしモードと前記メモリセルの記 憶データの消去モードと前記メモリセルの記憶データの プログラムモードとを作り出すチップ制御回路と、

前記メモリセルの記憶データを出力する複数のデータ出 力バッファと、

前記メモリセルへ記憶データを入力する複数のデータ入 力パッファと、

前記データ出力パッファと前記データ入力パッファに対 してデータの授受を行なう複数のデータ入出力端子と、 消去モード時に前記メモリセルの1個ないし複数を消去 状態にするための消去電圧を作る回路と、

プログラムモード時に前記メモリセルのうち前記アドレ ス入力端子からの信号により選択されたものをプログラ ム状態とする為の電圧を作る回路と、

プログラムモード時に少なくとも2つの前記データ入力 バッファからデータを受け、少なくとも4種類の互いに 異なるプログラム電圧値をつくり前記4種類のプログラ ム電圧値のうちの前記受けたデータに対応する1つを用 いて前記メモリセルに前記データに対応する1のしきい 【請求項8】 前記書き込み制御手段は、少なくとも4 50 値を記憶させることによりデータを書き込むプログラム

回路と、

前記読みだしモード時に前記メモリセルの記憶アータを 前記行譲から電気的信号として読みだし前記プログラム モード時に入力された前記アータに対応するアータに変 換して前記データ出力バッファに出力するセンス回路

を具備することを特徴とする不揮発性半導体記憶装置。 【請求項13】 前記メモリセルはフローティングゲー トを有するトランジスタを備え、前記プログラムモード において、前記プログラム回路からのプログラム電圧は 10 行線に印加されファーラーノードハイムトンネリング電 流によりデータをメモリセルに記憶するものである請求 項12に記載の不揮発性半導体記憶装置。

【請求項14】 前記読みだし時において読みだすメモ リセルのしきい値と比較を行なう為、複数の比較参照用 メモリセルを前記センス回路内あるいは前記マトリクス 状に配置された複数のメモリセルの一部分に備えるもの である請求項12に記載の不揮発性半導体記憶装置。

【請求項15】 前記複数の比較参照用メモリセルのし きい値は前記プログラム電圧値により決められる前記メ 20 モリセルのしきい値に対応する値である請求項12に記 載の不揮発性半導体記憶装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、不揮発性を有する半導 体記憶装置に関するものである。

[0002]

【従来の技術】

文献1;A 16Kb Electrically E rasableNonvolatile Memory 30 1980 IEEEE ISSCC Dig. Tec h. Pap.pp152-153, 271, 1980 文献2; Analysis and Modeling ofFloating-Gate EEPROM C ellsIEEE Trans. Electron Devices 1986 June, ED-33, No 6, pp. 835-844

文献3;半導体MOSメモリとその使い方 pp. 9 6 - 101

日刊工業新聞社刊 1990年

【0003】半導体装置の電源を切っても記憶データが 失われないという不揮発性を有する半導体記憶装置 (以 下PROMと記す) は1970年代初期より開発実用化 されている。更に1980年代より文献1にも示すごと く電気的に睿き換えができ且つ不揮発性を有する半導体 記憶装置(以下EEPROMと記す)が実用化されてい る。EEPROMのメモリセルの記憶方法としては、文 献1及び文献2に示すように、フローティングゲートを 有するトランジスタ構造のメモリセルに薄い酸化絶縁膜

電荷の注入及び放出を行なうことにより、トランジスタ のしきい値電圧の制御を行なう。フローティングゲート に電子を注入することによりメモリセルのしきい値は高 くなり、電子を放出し正孔を注入することによりメモリ セルのしきい値は低くなる。

【0004】図4に従来のEEPROMの回路ブロック を示す。図4は列数として4本、行数として8本の32 個のメモリセルが示してあり、同時に 2 ピットのデータ の読みだし及びプログラムを行なう。図4で501,5 02, 503, 504はアドレス入力端子であり、選択 されるメモリセルのアドレスデータが入力される。入力 端子505, 506, 507にはEEPROMの動作モ ードを制御する制御信号が入力され、入力端子505に はチップ選択信号、入力端子506に出力選択信号、入 力端子507にライト信号が入力される。端子508. 509は入出力端子であり、読みだしモードの時には選 択されたメモリセルの記憶データが出力され、ライトモ ードの時にはメモリセルに記憶されるデータを入力す

【0005】アドレスバッファ511, 512, 51 3,514はアドレス入力をバッファし出力する機能 と、パワーダウン信号を受け入力部の消費電流を低減さ せる機能とを持つ。

【0006】515はチップ制御回路で、前記入力端子 505, 506, 507からの制御信号に応じ、読みだ しモード、ライトモード、パワーダウンモード (あるい はスタンバイモード)、出力非選択モードを作り出す。 ライトモードは更に、消去モードとプログラムモードの 2つに分けられる。消去モードとは、メモリセルの記憶 データの昏き換えを行う為に、選択したメモリセルの属 するパイトないし列線ないしメモリプロックのメモリセ ルを消去状態にすることである。メモリセルの消去状態 とは、メモリセルのしきい値が読みだし時のゲート電圧 よりも高く(あるいは低く)なることを指す。プログラ ムモードとは、選択したメモリセルを、入力データに応 じてプログラム状態にすることである。プログラム状態 とは、メモリセルしきい値が読みだし時のゲート電圧よ り低く(あるいは高く)なることを指す。メモリセルデ ータを書き換える場合、まず消去モードでメモリセルを 消去状態とし、その後入力データに応じメモリセルをブ ログラム状態とする。すなわち、ライトモードは消去モ ードとプログラムモードを有している。チップ制御回路 は消去モードやプログラムモードを内部タイマーにより 自動終了させる機能をも含んでいる。

【0007】518は高電圧発生/制御回路であり、ラ イト時にEEPROMの電源電圧を昇圧して10~25 V程度の高電圧を発生する回路と消去モード、プログラ ムモードに応じて所望の高電圧をEEPROM内部の各 回路に供給する制御回路を有している。 5 1 6 は列デコ を介し、ファーラーノードハイムトンネル現象により、 50 ーダでアドレスパッファ 5 1 1, 5 1 2 の出力をデコー

ドして選択したメモリセルの列線 (ワード線とも記す) のみに、ハイ (H) 電圧を印加し、非選択メモリセルの 列謀にはロー電圧を印加するものである。517は行デ コーダでアドレスパッファ513,514の出力をデコ ードし、選択するメモリセルの行譲にはハイレベル信号 を、非選択のメモリセルの行線にはローレベル信号をマ ルチプレクサ527、528に出力するものである。マ ルチプレクサ527、528は行デコーダの信号に応じ て、選択された行線(ビット線とも記す)とデータ線5 97及び598を接続させるものである。尚、517の 10 出力信号のハイ電圧は読みだし時には電源電圧近傍、ラ イト時には高電圧である。

【0008】529,530,531,532は列線で あり、533, 534, 535, 536, 537, 53 8,539,540は行線である。577,578,5 79,580はメモリセンスプログラム線である。54 5,546,…,576はメモリセルであり、文献1 の図2及び図3に示す構造と結線をしている。

【0009】520及び524はアータ入力バッファで ありライトモードにおいて入出力端子508.509の 20 データ入力をバッファしプログラム回路519及び52 3にデータを出力する。519及び523はプログラム 回路であり、プログラムモードの信号及び高電圧を受け て、データ入力による高電圧ないしロー電圧の出力をデ ータ線597及び598に行なう。

【0010】521及び525はセンス回路であり、読 みだしモードにおいて選択したメモリセルのデータが行 線533,534,・・・・,540及びマルチプレクサ5 27,528を経由しデータ線597及び598に伝達 されるが、このデータ線の電圧値の大小ないし電流値の 30 大小を検出し、増幅し、データ出力パッファ522.5 26に出力する。データ出力パッファ522,526 は、読みだしモードにおいてセンス回路521,525 からのデータを入出力端子508,509に出力する。 更にパワーダウンモード及び出力非選択モードにおいて データの出力を禁止する機能をも有している。

【0011】585~588はマルチプレクサ527及 び528の切り換え制御信号の入力信号線である。チッ プ制御回路515はアドレスバッファ511, 512, 5 1 3, 5 1 4 の制御入力端子へパワーダウン信号を信 40 号線603を介して出力するものであり、またセンス回 路521,525に信号線589を介して読み出しイネ ープル信号を出力するものである。そして、プログラム モード時に信号線590を介してプログラム信号をプロ グラム回路519,523に出力する。更に、高電圧発 生/制御回路518は高電圧線594,596に高電圧 信号を出力すると共に、メモリセンス線595を0vo l tにする。信号線591は消去信号線であり、消去モ ード時に高電圧発生/制御回路518からの高電圧出力

92はデータ入力イネーブル信号線であり、ライトモー ドにおいてデータ入力バッファ520及び524を活性 化させる。信号線593はデータ出力イネーブル信号線 であり、読みだしモードにおいてデータ出力バッファ5 22及び526を活性化させる。

【0012】541,542,543,544はメモリ センス線595の信号を列線529,530,531. 532の信号によりデコードしてメモリセンスプログラ ム信号 5 7 7, 5 7 8, 5 7 9, 5 8 0 を作り出す回路 である。また604はメモリグランド線である。

【0013】従来のEEPROMのライト動作及び読み だし動作を簡単に説明する。読みだし時においては、ま ず入力端子505,506,507からの制御信号を読 みだしモードにし、アドレス入力端子501,502, 503,504に選択したアドレスデータを入力する。 入力されたアドレスデータはパッファ511,512. 513, 514においてバッファされ、列デコーダ51 6及び行デコーダ517でデコードされる。列デコーダ 516の4つの出力信号線の内選択された1本がハイ電 圧(通常電源電圧近傍)であり、その他はロー電圧であ る。更に行デコーダ517からの切り替え制御信号58 5~588とマルチプレクサ527により行線533. ・・・・、536からの1本の行線が選択され、選択された 行線のみがデータ線597とローインピーダンスで電気 的に接続される。

【0014】同様に切り替え制御信号585~588と マルチプレクサ528により、行線537~540から 1本の行線が選択される。この時メモリセンス線595 にはメモリセルのしきい値を検出する電圧、例えば2~ 4 Vが出力され、回路541~544を経由し、選択さ れたメモリセンスプログラム線577,578,, 580の内選択されたメモリセンスプログラム線のみに 前記2~4 Vが印加される。また、メモリグラウンド線 604は接地状態である。選択されたメモリセルの行線 には、センス回路521及び525によりしきい値検出 電圧が供給されるが、メモリセルのしきい値電圧が前記 しきい値検出電圧よりも低い場合、選択されたメモリセ ルトランジスタが導通状態となり、選択された行線か ら、メモリグラウンド線604に電流が流れる。メモリ セルのしきい値電圧が前記しきい値検出電圧よりも高い 場合、選択されたメモリセルトランジスタは非導通状態 であり、行線からメモリグラウンド線604への電流は 流れない。行線の電圧はセンス回路521,525によ り設定され、読みだし時の行線への電流はセンス回路5 21,525より供給される。この電流の有無をセンス 回路が検出し、増幅することにより、メモリセルの記憶 データがハイ電圧ないしロー電圧の2値で出力されデー 夕出力バッファ522及び526を経由し外部に読みだ される。例えばメモリセルのしきい値が6Vと高い場合 信号を信号線594及び595に出力させる。信号線5 50 は入出力端子508にはハイ電圧が出力され、メモリセ

ルのしきい値が0Vと低い場合には入出力端子508にはロー電圧が出力される。

【0015】ライト動作の場合、まず、メモリセルのデ ータ消去から行なう。データ消去は、列線単位に行なう 様になっているがバイト単位やブロック単位でもよく特 にこだわらない。消去モードは入力端子505,50 6.507からの制御入力による。消去モードにおいて は、アドレス入力端子501,502からのアドレスデ ータによりメモリセルの列線が選択される。選択された メモリセルの列線には高電圧信号が入力され、その他の 10 メモリセルの列線には0 Vが入力される。メモリセンス 譲595も高電圧となり回路541~544により、選 択されたメモリセルの列線のメモリセンスプログラム線 577, 578, ・・・・, 580も高電圧となる。プログ ラム回路519, 523, センス回路521, 525は 消去時非活性化されており、データ譲597は0Vない しフローティング状態である。メモリグランド線604 は消去時は接地状態である。従って選択された列線のメ モリセルはゲートに高電圧(例えば20V)が印加さ れ、ドレイン及びソースが接地された状態になる。この 20 とき、ファーラーノードハイムトンネル現象がおき、ド レインからフローティングゲートへ電子が注入され、メ モリセルトランジスタのしきい値は高く(例えば5~8 V)なる。

【0016】消去されたメモリセルをプログラムする場 合、アドレス入力端子501,502,503,504 にプログラムするアドレスデータを入力する。プログラ ム時、信号線594は高電圧、信号線595は0V、第 2の高電圧信号線596は高電圧、メモリグランド線6 0.4はフローティング状態となる。また、列デコーダ5 16, 行デコーダ517. プログラム回路519. 52 3, データ入力パッファ520, 524は活性化されて おり、センス回路521、525、データ出力バッファ 522, 526は非活性化されている。すなわち入出力 端子508にデータとしてロー電圧が入力されるとプロ グラム回路519は信号線597に高電圧(例えば20 V)を出力し、入出力端子508にハイ電圧が入力され ると信号線597には0Vが出力される。信号線597 が高電圧の場合、信号線585~588の内、選択され た信号線も高電圧信号が入力されるので、選択された行 40 **線は高電圧(例えば20V)となる。選択された列線も** 高電圧であり、メモリセンスプログラム線577、57 8, · · · · , 5 8 0 は 0 V であるので、メモリセルトラン ジスタのゲートは0 V、ドレインには高電圧 (例えば2 0 V) が印加される。この時、ファーラーノードハイム トンネルにより、フローティングゲートからドレインへ と電子が放出され、かつドレインからフローティングゲ ートへと正孔が注入され、メモリセルトランジスタのし きい値電圧が例えば(0Vからー3V)に下がる。

[0017]

【発明が解決しようとする課題】以上従来のEEPRO Mの回路機能について述べたが、記憶原理としてのファーラーノードハイムトンネル電流は、文献2の(1)式にしめされる様に絶縁膜の両端に印加される電界に比例するものであり、これによるメモリセルトランジスタのしきい値の変化は例えば文献2の図6や図9に示されるように、消去時やプログラム時の高電圧値により、直線的に変化するものである。従来のEEPROMでは消去時やプログラム時に各々1つの高電圧値しか用いず、読みだし時においても、しきい値が高いか低いかという2

【0018】本発明は上記事情に基づいてなされたものであり、1つのメモリセルに対して4値以上のデータを効率的に読み書きすることができる不揮発性半導体記憶装置を提供することを目的とする。

[0019]

値しか検出できていなかった。

【課題を解決するための手段・作用】上記の目的を達成するために本発明の電気的に審き換えが可能な不揮発性半導体記憶装置は、複数の行線および列線、これらの行線および列線にマトリクス状に接続された複数のメモリセル、これらの複数のメモリセルから所望のメモリセルを選択する選択手段、外部からのデータ信号に応じて少なくとも4種類の異なるしきい値から選択された1つのしきい値に対応するデータを選択されたメモリセルに審き込む審き込み制御手段、前記メモリセルから読み出されたデータを前記しきい値に応じたデータに変換して出力する読み出し制御手段を備える。

【0020】更にデータを効率的に読み替きするために前記書き込み制御手段は、複数の信号線からなるデータバスに接続され、前記データバスから選択された少なくとも2本以上の信号線によって供給される信号の組み合わせに応じてメモリセルへの書き込みデータを決定する。これにより伝統的なメモリのデータバスをその取り込みを一回のクロックサイクルで行なう事ができる。また、データバス幅の大きいメモリ構成をとる場合は従来の1ビット×m構成のメモリのように、2ビット×m構成等の同一アドレスで複数のメモリセルに異なるデータを同時に書き込むメモリを構成することができる。

40 【0021】1つのメモリセルに対して4値以上のデータを記憶するためには、少なくとも下記a,b,cの方法がある。a:少なくとも4種類の異なる電圧値の信号を発生し、外部からのデータ信号に応じてこの少なくとも4種類の異なる時間幅の信号を発生し、外部からのデータ信号に応じてこの少なくとも4種類の異なる時間幅の信号を発生し、外部からのデータ信号に応じてこの少なくとも4種類の異なる時間幅の信号から選択された1つの時間幅の信号を選択されたメモリセルに印加する。c:少なくとも4種類の異なるパルス数の信号を発生し、外部からのデータ信号に応じてこの少

なくとも4種類の異なるパルス数の信号から選択された 1つのパルス数の信号を選択されたメモリセルに印加す る。

【0022】前記メモリセルはフローティングゲートを 有するトランジスタにデータを記憶するものであり、前 記プログラムモードにおいてファーラーノードハイムト ンネリングによりデータを記憶するものであることが望 ましい。

【0023】前記読みだし時において読みだすメモリセ ルのしきい値と比較を行なう為、複数の比較参照用メモ 10 リセルを前記センス回路内あるいは前記マトリクス状に 配置された複数のメモリセルの一部分に有し、前記複数 の比較参照用メモリセルのしきい値は前記プログラム電 圧値により決められる前記メモリセルのしきい値に対応 する値であることが望ましい。

[0024]

【実施例】次に、本発明の第1の実施例について、図1 乃至図3を参照して説明する。図1は本実施例のEEP ROMのブロック回路図、図2は図1の中のプログラム 回路の詳細図、図3は図1の中のセンス回路の詳細図で 20 ある。図1において、101, 102, 103, 10 4,105はアドレス入力端子である。また106,1 07,108は制御入力端子であり、109,110は データ入出力端子である。111,112,113,1 14, 115はアドレスパッファであり、116はチッ ブ制御回路、119は高電圧発生/制御回路、117は 列デコーダ、118は行デコーダ、243,244,・・ ··, 274はメモリセル、139, 140, 141, 1 42は、メモリセンスプログラム線選択回路、126は マルチプレクサ、120はプログラム回路、123はセ 30 ンス回路、121及び124はデータ入力パッファ、1 22及び125はデータ出力パッファである。尚メモリ セル243, 244, ・・・・, 274は、例えば薄い絶縁 膜を介して、フローティングゲートに電荷の注入を行な うものであるが、形状は特に限定をしない。

【0025】また、127, 128, 129, 130は 列線(ワード線)であり、列デコーダの出力であり、各 メモリセルの選択ゲート(図示せず)及びメモリセンス プログラム線選択回路139~142に接続される。1 75~182はマルチプレクサ126の切り替え制御信 40 号の信号線である。131, 132, …, 138は行 譲(ピット譲)であり、各メモリセルのドレイン (図示 せず)に接続され、マルチプレクサ126に接続され る。信号線149は読みだしイネーブル信号の信号線で あり、この読みだしイネーブル信号はセンス回路123 に出力される。信号線150はプログラムイネーブル信 号の信号線でありプログラム回路120及び高電圧発生 /制御回路119に出力される。151は消去信号の信 号線であり高電圧発生/制御回路119に出力される。

10 タ入力パッファ121及び124に出力される。153 はデータ出力イネーブル信号でありチップ制御回路11 6からデータ出力パッファ122及び125に出力され

【0026】185はデータ線であり、プログラム回路 120の出力をセンス回路123およびマルチプレクサ 126に伝達する。154は高電圧線であり高電圧発生 /制御回路119からの高電圧信号を列デコーダ117 及び行デコーダ118に伝達する。155はメモリセン ス電圧線であり、高電圧発生/制御回路119の出力で メモリセンスプログラム線選択回路139,140,1 41.142に出力される。156はプログラム高電圧 線であり高電圧発生/制御回路119からプログラム回 路120に出力される。188はメモリグラウンド線で 各メモリセル243、・・・、274の不図示のソース端 子に接続されている。

【0027】次に図1に示す本実施例のEEPROMの 動作を説明する。図1のEEPROMはその動作モード として読みだしモード、ライトモード、パワーダウンモ ード(あるいはスタンパイモード)、出力非選択モード を有する。ライトモードは消去モードとプログラムモー ドに分けられる。

【0028】まず、読みだしモードの説明を行なう。本 実施例のEEPROMは、制御入力端子106.10 7.108に制御入力データを入力し、チップ制御回路 116を読みだしモードに設定する。次にアドレス入力 端子101, 102, 103, 104, 105に読みだ したいメモリセルのアドレスデータを入力する。入力し たアドレスデータはアドレスバッファ111, 112, 113, 114, 115によりパッファされ、アドレス パッファ111, 112の出力データは列デコーダ11 7により、列線127, 128, 129, 130にデコ ードされ、この4本のうち1本がハイ電圧で他の3本が ロー電圧となる。またアドレスパッファ113,11 4,115の出力データは行デコーダ118により、信 号線175~182にデコードされ、マルチプレクサ1 26により、行線131~138の内の1本がデータ線 185と導通状態となる。これによりメモリセルの内1 個(例えば128と132の交点の152のメモリセ ル)が選択される。またチップ制御回路116は信号線 149, 150, 151, 152, 153により、高電 圧発生/制御回路119,データ入力バッファ121. 124, プログラム回路120を非活性化状態とする。 高電圧線154は電源電圧近傍、メモリセル電圧線15 5は何えば3V、プログラム高電圧線156は例えばロ - 電圧、メモリグランド線188は接地電圧となる。セ ンス回路123は信号線149がハイ電圧となることに より活性状態にされ、データ線185に現われた電圧の 増幅と比較検出とデータ復元を行いデータ出力パッファ 152はデータ入力イネーブル信号の信号線でありデー 50 122, 125に出力する。このデータ出力パッファ1

22, 125はデータ入出力端子109, 110に選択 されたメモリセルのデータを出力する。

【0029】次に消去モードを説明する。外部から制御 端子106,107,108にデータを入力して消去モ ードを設定し、アドレス入力端子101,102に消去 する列線のアドレスデータを入力する。チップ制御回路 116は信号線149、150、152および153が ロー電圧となるとともに、信号線151がハイ電圧とな り、高電圧発生/制御回路119が活性状態となり、ブ ログラム回路120, センス回路123, データ出力パ 10 ッファ122、125が非活性状態となる。そして高電 圧線154は高電圧 (例えば20V) となり、メモリセ ル電圧線155も高電圧(例えば20V)となり、プロ グラム高電圧線156はロー電圧ないし電源電圧近傍と なり、メモリグランド線188は接地電圧になる。その 結果列線127,128,129,130の内1本が高 電圧 (例えば20V) になる。また信号線189, 19 0, 191, 192の内1本も高電圧 (例えば20V) になる。従って選択された列線のフローティングゲート ースが接地電圧、ドレインも接地電圧(メモリセルトラ ンジスタがゲート電圧により導通状態となる為)とな り、ファーラーノードハイムトンネリングが起き、しき い値電圧は例えば5 Vと高くなる。

【0030】次にプログラムモードについて説明する。 プログラムモードでは、まず制御入力端子106,10 7, 108に制御データを入力しチップ制御回路116 をプログラムモードに設定する。そしてアドレス入力端 子101, 102, 103, 104, 105にプログラ ムを行なうメモリセルのアドレスデータを入力する。チ 30 ップ制御回路116の出力信号は信号線148がロー電 圧、信号線150がハイ電圧、信号線151がロー電 圧、信号線152がロー電圧、信号線153がロー電圧 となり、高電圧発生/制御回路119, データ入力バッ ファ121, 124, プログラム回路120が活性化、 データ入出力パッファ122, センス回路123が非活 性化される。高電圧線154は高電圧 (例えば23V) となり、メモリセンス電圧線155は接地電圧となり、 プログラム高電圧線156は高電圧 (例えば23V) と なり、メモリグランド線188はハイインピーダンス状 40 感となる。その結果、列線127,128,129,1 30の内1本が高電圧(例えば23V)になる。信号線 175~182の内1本が高電圧 (例えば23V) とな り、マルチプレクサ126はオンし選択された行譲と1 85を導通させる。

【0031】プログラムモード時の入力データはデータ 入出力端子109、110から入力されデータ入力バッ ファ121、124でパッファされ、プログラム回路1 20に送られる。プログラム回路120において、入力

所定の入力アータに対応した所定のプログラム電圧が出 力される。本実施例の場合、プログラム電圧値は互いに 異なる4つの電圧値(例えば22V, 20V, 18V. 16V)の内の1つが選択される。なおプログラム電圧 値は4つ以上あってもよい。例えば列線が128、行線 が132が選択された場合、行線132にはマルチプレ クサ126を経由してプログラム電圧が印加され、例え ば20 Vとなる。メモリセンス電圧線155は接地電圧 であり、列線128は23Vであるので、信号線190 はメモリセンスプログラム線選択回路140を経由して 接地電圧となる。従ってメモリセル152のドレインに は20V、ゲートには接地電圧が印加される為、消去時 とは逆に、メモリセルのしきい値は低くなり、例えばー 0.5 Vとなる。

12

【0032】なお、本実施例では消去モードとプログラ ムモード及び他のモードの設定の方法として、制御入力 端子106、107、108への制御アータ入力のみと したが、特にこれに限定するものでない。また、消去時 のメモリセルの選択単位を列線単位としたが、バイト単 を有するメモリセルトランジスタのゲートが20V、ソ 20 位やプロック単位でもよく特に限定するものでは無い。 【0033】図2は図1のプログラム回路120につい てより詳細に示したものである。図2でDIIは第1の データ入力端子、DI2は第2のデータ入力端子、VP PXは高電圧入力端子、PRGはプログラムイネーブル 信号入力端子、VPRGはプログラム電圧信号出力端子 である。IV11,IV12,IV13,IV14はイ ンパータ回路であり、HVSWは高電圧スイッチであ り、C1, C2, C3, C4はキャパシタンス、MN2 0, MN 2 1, MN 2 2, MN 2 3, MN 2 4 LL MOS トランジスタでNチャンネルエンハンスメント型であ り、MP 2 0, MP 2 1, MP 2 2はMOSトランジス タでPチャンネルエンハンスメント型である。

【0034】N1はインパータ回路IV11の出力信号 線であり、インパータ回路IV13に入力されている。 N2はインパータ回路IV12の出力信号線でありイン パータ回路IV14に入力されている。N3はインバー タ回路IV13の出力信号線であり、MOSトランジス タMP 2 0のゲート及びMOSトランジスタMN 2 0の ゲートに接続されている。N4はインバータ回路IV1 4の出力信号線であり、MOSトランジスタMP21の ゲート及びMOSトランジスタMN21のゲートに接続 されている。N5は接地ノードで接地電位及びC2の1 端及びMOSトランジスタMN20のソースとMOSト ランジスタMN21のソースとMOSトランジスタMN 22のソースに接続され、出力信号線N7はMOSトラ ンジスタMP22のドレインとMOSトランジスタMP 21のソースとMOSトランジスタMP20のソースと MOSトランジスタMN22のドレインに接続されてい る。出力信号線N8はキャパシタンスC3の一方の電極 データはプログラム電圧に変換され、データ線185に 50 とMOSトランジスタMP20のドレイン及びMOSト

ランジスタMN20のドレインとを接続する信号線であ る。信号線N9はキャパシタンスC4の一方の電極とM OSトランジスタMP21のドレイン及びMOSトラン ジスタMN21のドレインと接続されている。信号線N 6はC1の一方の電極とキャパシタンスC2の他方の電 **極及びキャパシタンスC3の他方の電極及びキャパシタ** ンスC4の他方の電極及びMN24のゲートを接続する 信号線である。N11はMOSトランジスタMN23の ソースとMOSトランジスタMN24のドレインに接続 されている。N12は電源ノードでMOSトランジスタ 10 MP22のソースを電源に接続する。N13は高電圧ス イッチHVSWとMOSトランジスタMN23のゲート を接続する信号線である。また、高電圧入力端子VPP XはキャパシタンスC1の他方の電極及びMOSトラン ジスタMN23のドレイン及び高電圧スイッチHVSW に接続され、プログラムイネーブル信号入力端子PRG は高電圧スイッチHVSWの図示しない制御入力端子に 接続されている。又、第1のデータ入力端子DI1はイ ンパータ回路 I V 1 1 の入力側に、第2の入力端子第2 のデータ入力端子DI2はインバータ回路IV12の入 20 子である。インバータ回路IV01, IV02, IV0 力側に、プログラム信号の出力端子VPRGはMOSト ランジスタMN24のソースに接続されている。

【0035】図2の第1のデータ入力端子DI1は図1 のデータ入力パッファ121に接続され、第2のデータ 入力端子DI2は図1のデータ入力バッファ124に接 続され、高電圧入力端子VPPXは図1の高電圧発生/ 制御回路119に接続され、プログラムイネーブル信号 入力端子PRGは図1のチップ制御回路116に接続さ れ、プログラム信号の出力端子VPRGは図1のマルチ プレクサ126に接続されている。図2に示したプログ 30 ラム回路は2ビットのデジタルデータからアナログデー タへの変換回路で有り、高電圧入力端子VPPXに高電 圧(例えば24V)が印加され、プログラムイネーブル 信号入力端子PRGがハイ電圧となると、信号線N6の 電圧値は以下の様にキャパシタンスC1,C2,C3, C4及び信号線N7の電圧で決定される値になる。

【0036】信号線N6の電圧= (高電圧入力端子VP PXの電圧×キャパシタンスC1の値+信号線N7の電 圧(キャパシタンスC3の値+キャパシタンスC4の 値))/CT

ここで CT = C1 + C2 + C3 + C4【0037】本実施例においては、信号線N8及びN9 の電圧を入力データ値により、接地電圧と信号線N7の 電圧(例えば3V程度の定電圧)とで切り換えることに より、信号線N6の電圧を第1のデータ入力端子DI 1, 第2のデータ入力端子DI2の値により可変できる ようにした。更に、キャパシタンスC3とC4の値を異 ならせる(例えばキャパシタンスC3の値をキャパシタ ンスC4の2倍とする) ことによりデータの重みづけを

ことができる。プログラムイネーブル信号入力端子PR Gの電圧がハイの場合、高電圧スイッチHVSWの出力 N13は高電圧となり、MOSトランジスタMN23は オン状態となり、プログラム信号の出力端子VPRGは 信号線N6の電圧からMOSトランジスタMN23のし きい値を差し引いた値となる。信号線N6の電圧が例え ば21 Vの場合出力端子VPRGの電圧は例えば20 V となる。本実施例の場合、第1のデータ入力端子DI1 がハイ電圧で第2のデータ入力端子DI2がバイ電圧の 時に出力端子VPRGの電圧がもっとも低く (例えば1 6 V) 、第1のデータ入力端子DI1がロー電圧で第2 のデータ入力端子DI2がロー電圧の時に、出力端子V PRGの電圧がもっとも高く (例えば22V) なる。入 力端子PRGがロー電圧の場合信号線N13もロー電圧 となり、MOSトランジスタMN23がオフとなり、出 力端子VPRGはフローティングとなる。

【0038】図3でRDは読みだし信号入力端子であ り、DO1は第1のデータ出力端子、DO2は第2のデ ータ出力端子、DBUSはメモリ読みだしデータ入力端 3はMOSトランジスタで構成されたインパータ回路、 AND01, AND02はMOSトランジスタで構成さ れた2入力の論理積ゲート、EXORはMOSトランジ スタで構成された2入力の排他的論理和ゲートである。 MP01, MP02, MP03, MP04, MP05, MP06はMOSトランジスタでPチャンネルエンハン スメント型であり、MN01, MN02, MN03, M NO4, MNO5, MNO6, MNO7, MNO8, M N09、MN10はMOSトランジスタでNチャンネル エンハンスメント型トランジスタであり、RCEL1, RCEL2, RCEL3はリファレンス用メモリセルで ある。

【0039】更にMOSトランジスタMP01のドレイ ンとMOSトランジスタMN01のドレイン及びMOS トランジスタMN02のドレイン及びMOSトランジス タMN03のゲートとが各々互いに接続されており、M OSトランジスタMP02のドレイン及びゲートとMO SトランジスタMN03のドレインとMOSトランジス・ タMN05のゲートが互いに接続され、MOSトランジ 40 スタMP 0 3 のドレインとMOSトランジスタMN 0 5 のドレインはインパータ回路IV02の入力側に接続さ れている。MOSトランジスタMP05のドレイン及び ゲートとMOSトランジスタMN07のドレインとMO SトランジスタMN06のゲートとが互いに接続されて いる。MOSトランジスタMP06のドレインとMOS トランジスタMN09及びMN10のドレインとMOS トランジスタMN07のゲートが互いに接続されてい る。更にMOSトランジスタMNO7のソース、MOS トランジスタMN08のドレイン及びMOSトランジス 行い、信号線N6の電圧値は4値で比例関係を持たせる 50 夕MN09のゲートが互いに接続されている。ゲートE

XORの出力信号はインバータ回路IV03の入力側に接続されており、インバータ回路IV03の出力信号はゲートAND02の入力側に入力されている。以上が回路DAMP1の構成であるが回路DAMP2, DAMP3も同様の回路を有している。

【0040】図3で入力端子RDはインバータ回路IV 01の入力及び回路DAMP1のMOSトランジスタM N 0 4 のゲート及び回路D A M P 2 及び回路D A M P 3 に接続され、インパータ回路IV01の出力RDVはM P01のゲート及びMOSトランジスタMN01のゲー 10 トと回路DAMP1のMP06のゲート及びMOSトラ ンジスタMN 1 0 のゲートと回路DAMP 2と回路DA MP3に接続されている。メモリ読みだしデータ入力端 子DBUSはMOSトランジスタMN02のゲート及び MOSトランジスタMN03のソースに接続されてお り、第1のデータ出力端子DO1はゲートAND01の 出力に、第2のデータ出力端子DO2はゲートAND0 2の出力に接続されている。SO1は回路DAMP01 のインバータ回路IV02の出力でありEXORの入力 となっており、出力信号線SO2は回路DAMP2でイ 20 ンパータ回路IV02に対応した出力でありゲートAN D01の入力及びEXORの入力となっており、出力信 号線SO3はDAMP3でインバータ回路IV02に対 応した出力でありゲートAND01及びゲートAND0 2の入力となっている。REF1は回路DAMP1のM OSトランジスタMNO8のソースとリファレンス用メ モリセルRCELL1のドレイン部分に接続されてお り、REF2は回路DAMP2でMOSトランジスタM N08のソースに相当する部分とCELL2のドレイン 部分に接続されており、REF3は回路DAMP3でM 30 OSトランジスタMNO8のソースに相当する部分とリ ファレンス用メモリセルRCELL3のドレイン部分に 接続されている。N30は接地ノードであり、インバー タ回路及び論理積及び排他的論理和の接地ノードと、M OSトランジスタMN01, MN02, MN04, MN 09、MN10のソース端子とリファレンス用メモリセ ルRCEL1,RCEL2,RCEL3のソース部分に 接続されており、N31は電源ノードであり、インバー タ回路及び論理積及び排他的論理和の電源ノードと、M P01, MP02, MP03, MP04, MP05, M 40 P 0 6 のソース及びMOSトランジスタMN 0 8 のゲー トに接続されている。

【0041】図3の読みだし信号入力端子RDは図1の 149に、メモリ読みだしデータ入力端子DBUSは図 1の185に、第1のデータ出力端子DO1は図1の1 84に、第2のデータ出力端子DO2は図1の186に 対応する。読みだしモードになると読みだし信号入力端 子RDはハイ電圧となり、データ入力端子DBUSは選 択したメモリセルの行線と同一電位になる。RDVはロ 一電圧となるので、MOSトランジスタMP01はオン 50 状態となり、MOSトランジスタMN01はオフ状態となり、N20の電圧は0Vから上昇する。

【0042】N20の電圧が上昇するとMOSトランジ スタMN03がオン状態となり、メモリ読みだしデータ 入力端子DBUSはN20からMOSトランジスタMN 03のしきい値を引いた電圧となる。しかし、メモリ読 みだしデータ入力端子DBUSの電圧がMOSトランジ スタMNO2のしきい値より高くなると、MOSトラン ジスタMN02がオン状態となり、メモリ読みだしデー タ入力端子DBUSの電位上昇を抑制する。従って読み だし信号入力端子RDがハイになることによりメモリ読 みだしデータ入力端子DBUSには0Vと電源電圧との 中間値近傍、例えば2 Vになる。この時読みだすメモリ セルがオン状態であれば、メモリ読みだしデータ入力端 子DBUSからメモリセルのソースに向けて電流が流れ メモリ読みだしデータ入力端子DBUSの電位は若干下 がる (例えば1. 8 V) 。この為の電流供給はMOSト ランジスタMP02を経由して行なわれるので、MP0 2のトランジスタサイズを適切に選ぶことにより N 2 1 の電圧は、メモリ読みだしデータ入力端子DBUSに比 べ大きく低下(例えば4.2Vから3.5Vになる)す る。また、N21の電圧は当然メモリセルが流す電流量 の大きさにも比例するので、MOSトランジスタMPO 1及びMOSトランジスタMN02及びMOSトランジ スタMN03及びMP02はメモリ読みだしデータ入力 端子DBUSの電位変動を増幅していることになる。M OSトランジスタMP03及びMP04及びMOSトラ ンジスタMN05及びMN06及びMN04は差動増幅 器であり、N21及びN22が差動入力である。MOS トランジスタMP05, MP06, MN07, MN0 9、MN10はMOSトランジスタMP02、MP0 1, MN03, MN02, MN01と相似の回路であ り、REF1に対しメモリ読みだしデータ入力端子DB USと同様な動きをする。

【0043】読みだすメモリセルのしきい値が例えば 1. 5 Vであり、リファレンスセルRCEL1のしきい 値が例えば2. 5 V、リファレンス用メモリセルRCE L2のしきい値が0.5 V、リファレンス用メモリセル RCEL3のしきい値が-1.5Vであるとした場合、 REF3の電圧くREF2の電圧くメモリ読みだしデー タ入力端子DBUSの電圧<REF1の電圧となり回路 DAMP1の出力信号線SO1はロー電圧、回路DAM P2の出力信号線SO2はハイ電圧、DAMP3の出力 信号線SO3はハイ電圧となる。なお、リファレンス用 のメモリセルのしきい値はあらかじめテストモード等で 設定しておくものとし本実施例では詳述しない。この結 果、第1のデータ出力端子DO1はハイ電圧、第2のデ ータ出力端子DO2はロー電圧となる。同様にメモリセ ルのしきい値が3. 5 Vの場合第1のデータ出力端子D O1の出力がハイ電圧、第2のデータ出力端子DO2の

出力がハイ電圧となり、メモリセルのしきい値が-0. 5 Vの場合第1のデータ出力端子DO1の出力がロー電 圧、第2のデータ出力端子DO2の出力がハイ電圧とな り、メモリセルのしきい値が-2.5 Vの場合第1のデ ータ出力端子DO1の出力がロー電圧、第2のデータ出 力端子DO2の出力がロー電圧となり、メモリセルの記 憶データを首尾よく読みだすことができる。

【0044】図4に示す従来の技術ではメモリセル32 個に対し4本のアドレス入力と2本の出力となっている が、上記の本実施例は図1に示すように、メモリセル3 10 2個に対し5本のアドレス入力と2本の出力となってい る。したがって、本実施例によれば、従来と同一のメモ リセル個数に対し2倍以上のデータを記憶させ読みだす ことができ、半導体メモリの大容量化が従来技術に比べ 飛躍的に実現できる。さらに、同一記憶容量で比べれば 本実施例のメモリセル数は半分以下にできる為、集積回 路化したときのチップ面積が半分程度と大幅に小さくな り、コスト低減の効果が顕著である。

【0045】以上本実施例を説明したが、本発明の主旨 から逸脱しない他の実施例も容易に考えうる。例えば、 本実施例においては、プログラム時のプログラム電圧値 はプログラム回路において発生させたが、これを高電圧 /発生制御回路やその他の回路に含ませてもよい。また 本実施例では、センス回路にリファレンス用メモリセル を含ませたが、これをマトリクス状に配置されたメモリ セルの一部分に含ませてもなんら問題はない。また本実 施例は説明の為、メモリセルに4値のしきい値をもたせ たが、これ以上であっても無論良い。

【0046】更に本実施例のEEPROMの機能は説明 の為簡略化されており、これに他の機能が加わっても本 30 発明の有効性は失われない。例えば、プログラム後のペ リファイモード等を容易に追加することができよう。

【0047】また、本実施例でのメモリセルは、フロー ティングゲートを有するトランジスタとセレクトトラン ジスタを含んでいるが、これに限定されるものではな く、プログラム時においてプログラム電圧値により、メ モリセルのしきい値を比例関係をもって可変できる構造 であれば良い。

【0048】以上説明したように本実施例によれば、従 来と同一のメモリセル個数に対し2倍以上のデータを記 40 憶させ読みだすことができ、半導体メモリの大容量化が 従来技術に比べ飛躍的に実現できる。さらに、同一記憶 容量で比べれば本発明のメモリセル数は半分以下にでき る為、集積回路化したときのチップ面積が半分程度と大 幅に小さくなり、コスト低減の効果が顕著である。

【0049】さらに本実施例では上記効果を実現しつ つ、外部接続端子は従来EEPROMとの互換性を有し ており、従来技術に対しての機能の削減や、本発明を盛 り込む為の新たな端子の追加も必要ないという利点があ 複数のデータ入出力端子から並行にデータをアクセスで きるよう構成してある為である。

【0050】さらに本発明のセンス回路は、複数でかつ しきい値の異なるリファレンス用メモリセルを備え、前 記リファレンスメモリセルと読みだすメモリセルとの比 較を行なうことにより、精度の高い読みだしを実現でき る。例えば他のセンス方式として、メモリセルに流れる 電流の絶対値を、負荷トランジスタ等で検出する方法が 考えられるが、この方式によれば、メモリセルの電流値 が製造パラツキにより安定していない場合、うまく検出 できないことが予想される。これに対し本発明のセンス 回路は電流の絶対値による比較は行なわず、リファレン スセルとの相対値で比較するので前記の問題はなく、結 果的に検知精度を高くすることができる。

【0051】次に、本発明の第2の実施例を説明する。 第1の実施例ではプログラムモード時に少なくとも4種 類の互いに異なる電圧値の信号を発生し、メモリセルに 記憶していたが、本実施例では少なくとも4種類の互い に異なるプログラム電圧時間幅を持つ信号を発生し、メ 20 モリセルに記憶する。

【0052】本実施例では図1の中のプログラム回路1 20のみが異なり他は、第1の実施例と同じである。本 実施例のプログラム回路120′を図5に示して説明す・

【0053】図5でDI1は第1のデータ入力端子、D I2は第2のデータ入力端子、VPPXは高電圧入力端 子、PRGはプログラムイネーブル信号入力端子、VP RGはプログラム電圧出力端子である。OSCはオシレ ータであり例えば1メガヘルツ程度の発振周期を有す る。DVT1, DVT2, DVT3は分周回路であり、 DVT1は例えば10分の1分周回路を3段直列に接続 したもの(即ち1000分の1分周回路)であり、DV T2は例えば2分の1分周回路であり、DVT3は例え ば10分の1分周回路であり、DVT4は例えば10分 の1分周回路である。HVSW'は高電圧変換回路であ り、DCはデコーダ回路であり、IV1はインパータ回 路であり、トランスファーゲートXF3及びXF2及び XF1及びXF0はトランスファー (転送) ゲートであ

【0054】図5で信号線N1はオシレータOSCの出 力を分周回路DVT1へ伝える。信号線N2は分周回路 DVT1から分周回路DVT2へ出力を伝える信号線で ある。信号線N7は分周回路DVT2の出力を分周回路 DVT3及びトランスファーゲートXF3の入力へ伝え る。信号線N8は分周回路DVT3の出力を分周回路D VT4とトランスファーゲートXF2の入力へ伝える。 信号線N9は分周回路DVT4の出力をトランスファー ゲートXF1の入力へ伝える。信号線N3はデコーダ回 路DCの出力をインパータ回路IV1の入力へ伝える。 る。これは本発明ではプログラム回路及びセンス回路に 50 信号線N4はデコーダ回路DCの出力をトランスファー

ゲートXF3の制御入力へ伝える。信号線N5はデコー ダ回路DCの出力をトランスファーゲートXF2の制御 入力へ伝える。信号線N6はアコーダ回路DCの出力を トランスファーゲートXF1の制御入力へ伝える。信号 線N8はSHRG3の出力をトランスファーゲートXF 3の入力へ伝える。信号線N11はインパータ回路IV 1の出力を高電圧変換回路HVSW'の制御入力へ伝え る。信号線N10はトランスファーゲートXF1,トラ ンスファーゲートXF2, トランスファーゲートXF3 の出力を高電圧変換回路HVSW'の入力へ伝える。プ 10 ログラムイネーブル信号入力端子PRGはオシレータO SC. 分周回路DVT1, DVT2, DVT3, DVT 4. 高電圧変換回路HVSW'に接続されている。第1 のデータ入力端子DI1及び第2のデータ入力端子DI 2はデコーダ回路DCに接続され、高電圧入力端子VP PXの出力は高電圧変換回路HVSW'に接続され、プ ログラム電圧出力端子VPRGは高電圧変換回路HVS W'よりの出力端子である。図5の第1のデータ入力端 子DI1は図1の信号線183に、第2のデータ入力端 子DI2は図1の信号線187に、高電圧入力端子VP 20 PXは図1の信号線156に、プログラムイネーブル信 号入力端子PRGは図1の信号線150に、プログラム 電圧出力端子VPRGは図1の信号線185に接続され

【0055】図5の動作を図6のタイミングチャートを 用いて説明する。図6は各ノードの電圧を時系列的に並 べたものであり、第1のデータ入力端子DI1にロー電 圧、第2のデータ入力端子DI2にハイ電圧を入力した 場合を示してある。まず、プログラムイネーブル信号入 力端子PRGはアコーダ回路DCを除く全ての回路のイ 30 ネーブル信号となっており、これがロー電圧からハイ電 圧となることにより、オシレータOSCが発振を開始 し、分周回路DVT1. DVT2. DVT3. DVT4 が分周を開始し、高電圧変換回路HVSW'が活性化さ れる。プログラムイネーブル信号入力端子PRGがハイ 電圧になると同時に第1のデータ入力端子DI1及び第 2のデータ入力端子DI2にデータが入力され、高電圧 入力端子VPPXの電圧が電源電圧から高電圧(例えば 22V)となる。信号線N1上の信号の周期が1マイク ロ秒とすると、分周回路DVTにより千分の1分周され 40 て信号線2上の信号の周期は1ミリ秒となる。デコーダ 回路DCにより第1のデータ入力端子DI1、第2のデ ータ入力端子DI2はデコードされ、信号線N3がロ ー、信号線N5がハイ、信号線N4がロー、信号線N6 がローとなる。分周回路DVT1, DVT2, DVT 3, DVT4は例えばDタイプのフリップフロップで構 成され、リセット機能つきで同期クロック動作の後縁ト リガタイプを例えば使用する。信号線N1, N2, N 7, N8は各々分周回路DVT1, DVT2, DVT

20 がハイで信号線N3及び信号線N4及び信号線N6がロ ーであるので、信号線N11はハイ、トランスファーゲ ートXF3, XF1は非導通状態で、トランスファーゲ ートXF2が導通状態となり、信号線N8の信号が信号 線N10と電気的に接続される。各分周回路の出力パル ス幅は例えば信号線N2上の信号が0.5ミリ秒の場 合、信号線N7上の信号は1ミリ秒、信号線N8上の信 号は10ミリ秒、信号線N9上の信号は100ミリ秒と なる。第1のデータ入力端子DI1. 第2のデータ入力 端子DI2へのデータ入力値に応じ、前記パルス幅の一 つが高電圧変換回路HVSW'の入力となる。また、信 号線N3がハイの場合は高電圧変換回路HVSW'は非 活性化されプログラムパルスは出力されない。高電圧変 換回路HVSW'は信号線N10の電圧を高電圧に変換 する回路であり、プログラムイネーブル信号入力端子P RGがハイで信号線N3がハイである間は高電圧入力端 子VPPXの電圧値がプログラム電圧出力端子VPRG に出力される。従って、本動作説明によれば、第1のデ ータ入力端子DI1がロー、第2のデータ入力端子DI 2がハイの場合、プログラム電圧出力端子VPRGには 幅100ミリ秒で高さが例えば22Vのパルスが出力さ れることになる。第1のデータ入力端子DII. 第2の データ入力端子DI2に他のデータが入力された場合で も同様の動作を行ない、データ値に応じたプログラムパ ルス時間幅を作ることができる。

【0056】尚、プログラムバルスの時間は必ずしも固 定ではなくてもよい。また、本実施例では各データ入力 間においてはパルス幅の対数と正比例の関係にあるが、 必ずしもこの関係が成立しなくても良く、メモリセルの しきい値とデータ値との大小関係及び後述するリファレ ンス用メモリセルとの大小関係を満足するものであれば 良い。

【0057】次に、本発明の第3の実施例を説明する。 第1の実施例ではプログラムモード時に少なくとも4種 類の互いに異なる電圧値の信号を発生し、メモリセルに 記憶していたが、本実施例では少なくとも4種類の互い に異なるプログラム電圧パルス列をつくりメモリセルに 記憶する。

【0058】本実施例では図1の中のプログラム回路1 20のみが異なり他は、第1の実施例と同じである。本 実施例のプログラム回路120"を図7に示して説明す

【0059】図7は図1のプログラム回路120につい てより詳細に示したものである。図7でDI1は第1の データ入力端子、DI2は第2のデータ入力端子、VP PXは高電圧入力端子、PRGはプログラムイネーブル 信号入力端子、VPRGはプログラム電圧出力端子であ る。OSCはオシレータであり例えば1メガヘルツ程度 の発振周期を有する。DVTは分周回路であり例えば1 3, DVT4のクロック端子に接続される。信号線N5 50 0分の1分周回路を3段直列に接続したもの(即ち10

00分の1分周)である。PPLSはプログラムパルスのパルス回数を制御するパルス回数制御回路であり、HVSW'は高電圧変換回路であり、DCはデコーダ回路であり、SHRG3は3ビットのシフトレジスタ、SHG2は2ビットのシフトレジスタ、SHRG1は1ビットのシフトレジスタであり、BF1はパッファ回路である。XF3及びXF2及びXF1及びXF0はトランスファー(転送)ゲートである。

【0060】図7で信号線N1はオシレータOSCの出 力端子と分周回路DVTの入力端子を接続する。信号線 10 N2は分周回路DVTの出力端子とパルス回数制御回路 PPLS及びシフトレジスタSHRG3, SHRG2, SHRG1、パッファ回路BF1の入力端子を接続す る。信号線N3はパルス回数制御回路PPLSの出力端 子と高電圧変換回路HVSW'の入力端子を接続する。 信号線N4はデコーダ回路DCの出力端子とシフトレジ スタSHRG3どトランスファーゲートXF3の入力端 子を接続する。信号線N5はデコーダ回路DCの出力端 子とシフトレジスタSHRG2とトランスファーゲート XF2の入力端子を接続する。信号線N6はデコーダ回 20 路DCの出力端子とシフトレジスタSHRG1とトラン スファーゲートXF1の入力端子を接続する。信号線N 7はアコーダ回路DCの出力端子とバッファ回路BF1 とトランスファーゲートXFOの入力端子を接続する。 信号線N8はシフトレジスタSHRG3の出力端子とト ランスファーゲートXF3の入力端子を接続する。信号 線N9はシフトレジスタSHRG2の出力端子とトラン スファーゲートXF2の入力端子を接続する。信号線N 10はシフトレジスタSHRG1の出力端子とトランス ファーゲートXF1の入力端子を接続する。信号線N1 30 1はパッファ回路BF1の出力端子とトランスファーゲ ートXF0の入力端子を接続する。信号線N12はトラ ンスファーゲートXF0, XF1, XF2, XF3の出 力端子とパルス回数制御回路PPLSの入力端子を接続 する。

【0061】プログラムイネーブル信号入力端子PRGの信号はオシレータOSC,分周回路DVT,パルス回数制御回路PPLS,高電圧変換回路HVSW',シフトレジスタSHRG3,SHRG2,SHRG1及びパッファ回路BF1に入力されており、第1のデータ入力 40端子DI1及び第2のデータ入力端子DI2の入力信号はデコーダ回路DCに入力され、高電圧入力端子VPPXの入力信号は高電圧変換回路HVSW'に入力され、プログラム電圧端子出力端子VPRGの出力信号は高電圧変換回路HVSW'より出力されている。図7の第1のデータ入力端子DI1は図1の信号線183に、第2のデータ入力端子DI2は図1の信号線187に、高電圧入力端子VPPXは図1の信号線156に、プログラム電圧端子出力端子VPRGは図1の信号 50に、プログラム電圧端子出力端子VPRGは図1の信号 50

22 線185に接続されている。

【0062】次に図8のタイミングチャートを用いて動 作を説明する。図8は各ノードの電圧を時系列的に並べ たものであり、第1のデータ入力端子DI1にロー電 圧、第2のデータ入力端子DI2にハイ電圧を入力した 場合を示してある。まず、プログラムイネーブル信号入 力端子PRGの信号はデコーダ回路DCを除く全ての回 路のイネーブル信号となっており、これがロー電圧から ハイ電圧となることにより、オシレータOSCが発振を 開始し、分周回路DVTが分周を開始し、パルス回数制 御回路PPLS及び高電圧変換回路HVSW'が活性化 され、シフトレジスタ (SHRG3, SHRG2, SH RG1)のリセット状態が解除される。プログラムイネ ーブル信号入力端子PRGがハイ電圧になると同時に第 1、第2のデータ入力端子DI1、DI2にデータが入 力され、高電圧入力端子VPPXの電圧が電源電圧から 高電圧 (例えば20V) となる。

【0063】信号線N1上の信号の周期が1マイクロ秒とすると、分周回路DVTにより千分の1分周されて信号線N2上の信号の周期は1ミリ秒となる。

【0064】デコーダ回路DCにより第1のデータ入力 端子DI1, 第2のデータ入力端子DI2はデコードさ れ、信号線N4がロー、信号線N5がハイ、信号線N6 がロー、信号線N7がローとなる。信号線N4, N5, N6上の信号は各々シフトレジスタSHRG3, SHR G2, SHRG1のデータ入力となっている。シフトレ ジスタSHRG1~SHRG3はDタイプのフリップフ ロップで構成され、リセット機能つきで同期クロック動 作の後縁トリガタイプを例えば使用する。分周回路DV Tも同様にDタイプのフリップフロップで構成されてい る。信号線N2はシフトレジスタSHRG1~SHRG 3のクロック端子に入力される。信号線N5がハイで信 号線N4及びN6及びN7がローであるので、信号線N 2がクロック入力されても信号線N8, N10, N11 はローのままであり、信号線N9はN2が2クロック終 了した時点でハイ電圧になる。又、トランスファーゲー トXF3, XF1, XF0は信号線N8, N10, N1 1 がローであるので、非導通状態であり、トランスファ ーゲートXF2は信号線N5がハイであるので導通状態 となり、信号線N9が信号線N12と電気的に接続され

【0065】信号線N12上の信号はバルス回数制御回路PPLS回路のリセット信号となっており、リセット信号がくるまでは信号線N2へ入力信号をバッファして信号線N3に出力している。従って信号線N3には、データ入力によりデコードされている2個のクロックバルスが出力されることになる。高電圧変換回路HVSWは信号線N3の電圧を高電圧に変換する回路であり、プログラムイネーブル信号入力端子PRGがハイで信号線N3がハイである間は高電圧入力端子VPPXの電圧値

をプログラム電圧出力端子VPRGに出力する。従っ て、本動作説明によれば、第1のデータ入力端子DI1 がロー、第2のデータ入力端子DI2がハイの場合、プ ログラム電圧出力端子VPRGには幅0.5ミリ秒で高 さが何えば20Vのパルスが2発出力されることにな る。第1のデータ入力端子DI1、第2のデータ入力端 子DI2に他のデータが入力された場合でも同様の動作 を行ない、データ値に応じたプログラムパルス数を作る ことができる。

【0066】尚、プログラムバルスの数は必ずしも固定 10 ではなく、もっと多い数 (例えば (11) の時は、0 発、(10)の時は10発、(01)の時は20発、

(00)の時は30発とする)であってもよい。この場 合、1回のプログラムパルスの幅は小さくする必要があ る。また、本実施例では各データ入力間のパルス数は正 比例の関係にあるが、必ずしもこの関係が成立しなくて も良く、メモリセルのしきい値とデータ値との大小関係 及び後述するリファレンス用メモリセルとの大小関係が 満足するもので有れば良い。

【0067】次に本発明の第4の実施例を説明する。本 20 実施例は、第1、第2、第3の実施例を発展させ、2n bit×m構成のメモリを構成した実施例である。尚本 実施例では簡単のための1つのメモリセルは4つの異な る値を記憶できる、即ちn=2の場合で説明する。

【0068】図9に本実施例のメモリの構成を示す。図

9においてプロックCELL1からCELLmは図1に 示されたメモリセル243、244、・・・、274と同 じメモリセルを備える。アドレスパッファ111、11 2, …, 115および行デコーダ118、列デコーダ れた回路と同じ回路である。図9においてブロックco nは図1のチップ制御回路116及び高電圧発生/制御 回路119をまとめて記載したブロックである。また、 図9においてブロックps1,ps2,・・・・,psmは 図1のプログラム回路120、センス回路123、デー タ入力パッファ121,124データ出力パッファ12 2,125をまとめて記載したブロックであり、以下プ ログラムブロック記載する。個々のプログラム回路12 0の構成及び動作は第1から第3までの実施例に於ける プログラム回路120の構成および動作と同じである。 【0069】プログラムプロックps1の入力端子b 0, b1はそれぞれ2mビットのバス幅を有するデータ パスのLSBおよび第2ピット目に接続されている。入 力端子b0,b1はそれぞれ図1のデータ入出力端子1 09,110に相当する。同様にプログラムプロックロ s2の入力端子b2.b3はそれぞれ2mピットデータ パスの第3ピット目および第4ピット目に接続されてい る。以下同様にプログラムブロックpsmの入力端子b

2 m-1, b 2 mはそれぞれ 2 mビットデータバスの第

トデータパスの各2ピットはそれぞれ20 すなわち4種 類の異なるデータを現している。従って2mピットデー タバスの2ビットずつを用いることにより、m個の4値 のデータをプログラムブロックpsl,ps2,…… psmに伝達することができる。プログラムブロックp s1, ps2, ····, psmはそれぞれメモリセルCE LL1, CELL2, ····, CELLmの所定のアドレ スに受け取ったデータを4種類の異なるデータから選択 された1つの値として記憶する。この記憶方法は第1か ら第3の実施例で説明したものと同じである。従って効 率よく多数のデータを4値のメモリに伝達することがで きる。

[0070]

【発明の効果】以上説明したように本発明によれば、従 来と同一のメモリセル個数に対し2倍以上のデータを記 憶させ読みだすことができ、半導体メモリの大容量化が 従来技術に比べ飛躍的に実現できる。さらに、同一記憶 容量で比べれば本発明のメモリセル数は半分以下にでき る為、集積回路化したときのチップ面積が半分程度と大 幅に小さくなり、コスト低減の効果が顕著である。

【0071】さらに本発明では上記効果を実現しつつ、 外部接続端子は従来EEPROMとの互換性を有してお り、従来技術に対しての機能の削減や、本発明を盛り込 む為の新たな端子の追加も必要ないという利点がある。 これは本発明ではプログラム回路及びセンス回路に複数 のデータ入出力端子から並行にデータをアクセスできる よう構成してある為である。

【0072】さらに本発明のセンス回路は、複数でかつ しきい値の異なるリファレンス用メモリセルを備え、前 117、マルチプレクサ126は図1に同一符号で示さ 30、記りファレンスメモリセルと読みだすメモリセルとの比 較を行なうことにより、精度の高い読みだしを実現でき る。例えば他のセンス方式として、メモリセルに流れる 電流の絶対値を、負荷トランジスタ等で検出する方法が 考えられるが、この方式によれば、メモリセルの電流値 が製造バラツキにより安定していない場合、うまく検出 できないことが予想される。これに対し本発明のセンス 回路は電流の絶対値による比較は行なわず、リファレン スセルとの相対値で比較するので前記の問題はなく、結 果的に検知精度を高くすることができる。

【図面の簡単な説明】

40

【図1】本発明の第1の実施例を示す回路図である。

【図2】本発明の第1の実施例のプログラム回路の詳細 図である。

【図3】本発明の第1の実施例のセンス回路の詳細図で ある。

【図4】従来の技術を示す図である。

【図5】本発明の第2の実施例のプログラム回路の詳細 図である。

【図6】本発明の第2の実施例を説明するためのタイミ 2m-1ビット目、MSBに接続されている。2mビッ 50 ングチャートである。

243-274


メモリセル

【図7】本発明の第3の実施例のプログラム回路の詳細 *116 チップ制御回路 図である。 117 列デコーダ 【図8】本発明の第3の実施例を説明するためのタイミ 1 1 8 行デコーダ ングチャートである。 120 プログラム回路 【図9】本発明の第4の実施例の回路ブロック図であ 121, 124 データ入力パッファ る。 122, 125 データ出力バッファ 【符号の説明】 123 センス回路 101~105 アドレス入力端子 126 マルチプレクサ 106~108 制御入力端子 127-130 列線 109, 110 データ入出力端子 10 131~138 行線

【図2】

アドレスパッファ

111~115



[図3]






図1]




_

.___


[図4]




【図5】




【図6】



'【図8】



【図7】



【図9】

